במהלך השנה האחרונה, במסגרת אימות הפיתוח של בקר מודולרי מתקדם נעזרנו בחברת RACHIP שלקחו אחריות על אימות התכנון הלוגי ל FPGA משלב הגדרת הבדיקה ועד הבדיקה בפועל. רייצ’יפ העמידה לנו צוות מיומן של 4 מהנדסים מנוסים המורכב מראש צוות ו-3 מפתחות וריפיקציה מנוסות.

מדובר בסביבת וריפיקציה מורכבת שפותחה במתודולוגיית UVM ובשפת  System Verilog, הרכיב הנבדק משובץ במערכת בתחום דיאגנוסטיקה ובטיחות של מערכת בקרה וחייב לעמוד בסטנדרטיםים גבוהים של אמינות ולעבור מבחני תקינה מחמירים של מעבדות TUV.
לבקשתנו רייצ’יפ סיפקה לנו פיתרון ובנתה צוות פיתוח בזמן קצר. בהתחלה חששנו מעבודה מרחוק של צוות חיצוני. היום אנו רואים את התועלת והמומחיות של רייצ’יפ בתחום והם היו הבחירה הנכונה.

Ilan Solomon, MKS  

Leave a Reply

Your email address will not be published. Required fields are marked *