טופס שליחת קו"ח

    לשליחת קורות חיים צרף/פי קובץ


    מספר משרה

    מספר משרה: JB-621

    תאור משרה:

    We are looking for a logic design engineer to handle RTL design for new blocks and legacy blocks, chip integration, block level and top level verification, RTL simulations and gate level simulations.
     
    RTL coding experience
    B.Sc/M.Sc in EE or CS

    משרה מלאה, אפשרות גם ל-8 שעות.